Товары в корзине: 0 шт Оформить заказ
Стр. 1
 

105 страниц

700.00 ₽

Купить ГОСТ 29107-91 — официальный бумажный документ с голограммой и синими печатями. подробнее

Официально распространяем нормативную документацию с 1999 года. Пробиваем чеки, платим налоги, принимаем к оплате все законные формы платежей без дополнительных процентов. Наши клиенты защищены Законом. ООО "ЦНТИ Нормоконтроль".

Наши цены ниже, чем в других местах, потому что мы работаем напрямую с поставщиками документов.

Способы доставки

  • Срочная курьерская доставка (1-3 дня)
  • Курьерская доставка (7 дней)
  • Самовывоз из московского офиса
  • Почта РФ

Настоящий стандарт применяется для разработки технических условий на интегральные микросхемы, в том числе подлежащие сертификации. Стандарт устанавливает требования для следующих классов и подклассов приборов: комбинаторные и последовательностные цифровые схемы; интегральные схемы запоминающих устройств; интегральные схемы микропроцессоров; приборы с переносом заряда.

Стандарт подготовлен методом прямого применения международного стандарта МЭК 748-2-85 "Полупроводниковые приборы. Интегральные схемы. Часть 2. Цифровые интегральные схемы" и полностью ему соответствует

  Скачать PDF

Переиздание. Сентябрь 2004 г.

Оглавление

Предисловие

Введение

Глава I. Общие положения

1. Введение

2. Область применения

Глава II. Терминология и обозначения

1. Терминология для комбинаторных и последовательностных интегральных схем

1.1. Общие термины

1.2. Термины, относящиеся к функциям схем

1.3. Типы схем

1.4. Термины, относящиеся к предельно допустимым значениям параметров и характеристикам

2. Примеры

3. Терминология для интегральных схем и запоминающих устройств (ЗУ)

3.1. Общие термины

3.2. Общие термины, относящиеся к функционированию и организации памяти

3.3. Типы запоминающих устройств

3.4. Термины, относящиеся к предельно допустимым значениям параметров и характеристикам

3.5. Типовые временные диаграммы для статического ОЗУ

4. Терминология для микропроцессорных интегральных схем

5. Терминология для приборов с переносом заряда

6. Буквенные обозначения для комбинаторных и последовательностных схем

7. Буквенные обозначения для динамических параметров последовательностных интегральных схем, в т. ч. для запоминающих устройств

Глава III. Основные предельно допустимые значения параметров и характеристики

Раздел I. Цифровые интегральные схемы. Общие положения

1. Обозначение и описание схемы

1.1. Обозначение и тип

1.2. Технология

1.3. Обозначение корпуса

2. Функциональное назначение

2.1. Блок-схема

2.2. Описание функции

2.3. Сложные структуры

3. Предельно допустимые значения параметров

3.1. Напряжения и токи в статическом режиме

3.2. Напряжения и токи в переходном режиме

3.3. Температура

3.4. Способность схем выдерживать короткое замыкание

4. Рекомендуемые рабочие условия (в заданном диапазоне рабочих температур)

5. Статические электрические характеристики биполярных интегральных схем

5.1. Основные характеристики напряжения цифровых сигналов

5.2. Входное фиксирующее напряжение (при необходимости)

5.3. Основные характеристики входных и выходных токов

5.4. Наиболее неблагоприятные условия

6. Статические и квазистатические электрические характеристики МОП-интегральных схем

6.1. Основные характеристики напряжения цифровых сигналов

6.2. Основные характеристики токов

7. Динамические электрические характеристики

7.1. Введение

7.2. Временные характеристики быстродействия схемы

7.3. Требования на входах для обеспечения правильной последовательности работы схемы

7.4. Входное и выходное полные сопротивления

8. Общая мощность или токи потребления

9. Общий ток потребления (в динамическом режиме)

10. Сведения об управляющих импульсах (при необходимости)

11. Сопротивление изоляции

12. Конструктивные данные, характеристики и другие данные

13. Дополнительные сведения

13.1. Нагрузочная способность по выходу

13.2. Помехоустойчивость

13.3. Межсоединения цифровых интегральных схем

14. Меры предосторожности

Приложение к разделу 1. Представление характеристик

Раздел II. Интегральные схемы запоминающих устройств

А. Статические и динамические оперативные запоминающие устройства и постоянные запоминающие устройства

1. Обозначение и описание схемы

2. Функциональное назначение

2.1. Блок-схема

2.2. Описание функции

3. Предельно допустимые значения параметров

4. Рекомендуемые рабочие условия (в заданном диапазоне рабочих температур)

5. Статические электрические характеристики биполярных схем запоминающих устройств

6. Статические электрические характеристики МОП-схем запоминающих устройств

7. Динамические электрические характеристики

7.1. Временные характеристики быстродействия схемы

7.2. Требования на входах для обеспечения правильной последовательности работы запоминающих устройств

7.3. Входная и выходная емкости

8. Мощность или ток потребления от каждого источника питания (в статическом режиме)

9. Мощность или ток потребления от каждого источника питания (в динамическом режиме)

10. Конструктивные данные, характеристики и другие данные

11. Дополнительные сведения

11.1. Нагрузочная способность по выходу

11.2. Помехоустойчивость

11.3. Соединения однотипных схем

11.4. Тип схемы на выходе

11.5. Соединения со схемами других типов

12. Меры предосторожности

В. Постоянные запоминающие устройства, программируемые пользователем

1. Обозначение и описание схемы

2. Функциональное назначение

2.1. Блок-схема

2.2. Обозначение выводов

2.3. Описание функции

3. Предельно допустимые значения параметров

4. Режим считывания

4.1. Рекомендуемые рабочие условия (в заданном диапазоне рабочих температур)

4.2. Статические электрические характеристики

4.3. Динамические электрические характеристики

4.4. Временные параметры

5. Режим программирования

5.1. Процедура программирования

5.2. Рекомендуемые режимы программирования

5.3. Временные параметры

6. Режим стирания (если применяется)

6.1. Число с электрическим стиранием информации

6.2. ЗУ со стиранием информации ультрафиолетовым излучением

7. Число циклов программирование-стирание

8. Сведения о сохранении информации

9. Мощность или ток потребления от каждого источника питания (в статическом режиме)

10. Мощность или ток потребления от каждого источника питания(в динамическом режиме)

11. Конструктивные данные, характеристики и другие данные

12. Дополнительные сведения

13. Меры предосторожности

Раздел III. Микропроцессорные интегральные схемы

1. Обозначение и описание схемы

1.4. Электрическая совместимость

2. Функциональное назначение

2.1. Блок-схема

2.2. Описание функции

2.3. Набор команд

2.4. Структура команд

2.5. Входные и выходные сигналы

3. Предельно допустимые значения параметров

3.1. Предельно допустимые значения электрических параметров

3.2. Температура

3.3. Рассеиваемая мощность

4. Рекомендуемые рабочие условия (в заданном диапазоне рабочих температур)

4.1. Напряжение питания

4.2. Входы синхронизации

4.3. Входные напряжения (исключая входы синхронизации)

4.4. Выходные токи

4.5. Внешние элементы (при необходимости)

4.6. Время установления и время удержания

4.7. Временные диаграммы для управляющих последовательностей

5. Электрические характеристики

5.1. Статические характеристики

5.2. Динамические характеристики

6. Конструктивные параметры, характеристики и другие данные

7. Дополнительные данные

7.1. Нагрузочная способность по выходу

7.2. Помехоустойчивость

7.3. Данные о применении

7.4. Другие данные

8. Меры предосторожности

Глава IV. Методы измерений

Раздел I. Общие положения

1. Основные требования

2. Специальные требования

2.1. Общие требования к измерению статических и динамических характеристик

2.2. Заданные условия для статических характеристик

2.3. Заданные условия для динамических характеристик

Таблица применения методов измерений

Раздел II. Методы измерений статических характеристик

1. Выходные напряжения высокого и низкого уровней (VOH и VOL) (37)

2. Входные токи высокого и низкого уровней (IIH и IH) (38)

3. Ток короткого замыкания на выходе IOS (40)

4. Ток потребления в статическом режиме

5. Пороговые напряжения (на входе) и напряжение гистерезиса (48)

Раздел III Методы измерения динамических характеристик

1. Общий ток потребления в динамическом режиме (1)

2. Мощность, потребляемая по цепи синхронизации (2)

3. Входное и выходное полные сопротивления (6), (11)

3.1. Измерение по току: входная и выходная емкости в режиме большого сигнала (6)

3.2. Измерение по напряжению (эквивалентные входная и выходная емкости, эквивалентные входное и выходное сопротивления) (11)

4. Время, характеризующее схему

4.1. Время задержки переключения (3), (7)

4.2. Время задержки и время перехода (4), (5)

4.3. Время установления (8) и время удержания (9)

4.4. Время обращения (36)

4.5. Время разрешения и время запрещения на выходе (для выходов с тремя состояниями) (49)

4.6. Временнйе параметры, характеризующие интегральные схемы запоминающих устройств (50) — (54)

5. Частота переключения последовательностной схемы (10)

Глава V. Приемка и надежность

Раздел I. Электрические испытания на срок службы

1. Общие требования

2. Специальные требования

Таблица II

Информационные данные

Показать даты введения Admin

МЕЖГОСУДАРСТВЕННЫЙ СТАНДАРТ


ГОСТ 29107-91 (МЭК 748-2-85)

ПРИБОРЫ ПОЛУПРОВОДНИКОВЫЕ

МИКРОСХЕМЫ ИНТЕГРАЛЬНЫЕ

Ч а с т ь 2

ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ

БЗ 2-2004


Издание официальное

ИПК ИЗДАТЕЛЬСТВО СТАНДАРТОВ Москва

Предисловие

1.    Официальные решения или соглашения МЭК по техническим вопросам, подготовленные техническими комитетами, в которых представлены все заинтересованные национальные комитеты, выражают с возможной точностью международную согласованную точку зрения по рассматриваемым вопросам.

2.    Эти решения представляют собой рекомендации для международного пользования и в этом виде принимаются национальными комитетами.

3.    В целях содействия международной унификации МЭК выражает пожелание, чтобы все национальные комитеты приняли настоящий стандарт МЭК в качестве своего национального стандарта, насколько это позволяют условия каждой страны. Любое расхождение со стандартом МЭК должно быть четко указано в соответствующих национальных стандартах.

II

3. Термин «бистабильная схема» используется как общий термин для обозначения всех видов последовательностных схем, которые имеют два и только два стабильных состояния на выходе.

Этот термин может быть использован для обозначения любого вида или класса бистабильных схем, если его употребление не вызовет непонимания или двусмысленного толкования. В частности, сокращенный термин «бистабильная схема» часто используется для обозначения бистабильных схем, требующих только одного возбуждающего воздействия.

1.3.6.1.    Бистабильная схема, запускаемая фронтом сигнала (активизируемая переходом)

Бистабильная схема, имеющая один или несколько входов, активизируемых переходом.

1.3.6.2.    Бистабильная схема, запускаемая импульсным сигналом

Бистабильная схема, требующая подачи сигнала на предварительный вход до первого появления сигнала на пусковом входе и поддержания его после второго перехода на этом же входе, что приводит к изменению состояния на выходах.

Примечание. Это определение не исключает отрицательных значений минимального времени установления и/или сохранения.

1.3.6.3.    Бистабильная схема с блокировкой данных

Бистабильная схема, требующая наличия сигналов на предварительных входах до и после перехода сигнала на пусковом входе, который не приводит к изменению состояния на выходах.

1.3.7.    Моностабильная схема

Последовательная схема, имеющая только одно стабильное состояние на выходе.

Примечания:

1.    Приведенное выше определение является наиболее общим. В настоящее время термин «моностабильная схема» предусматривает, что в дополнение к стабильному состоянию на выходе схема может иметь, по крайней мере, одно метастабильное состояние.

2.    Обычно подобные схемы могут иметь одно или более метастабильных и/или псевдостабильных состояний на выходе.

1.3.8.    Схема-расширитель

Вспомогательная схема, которая может быть использована для увеличения числа равнозначных входов соответствующей схемы без изменения ее функции.

1.3.9.    Двоичная инвертирующая схема

Двоичная схема, имеющая только один вывод входа и один вывод выхода, в которой состояние L (Н)-сигнала на входе обеспечивает получение состояния Н (L)-с и гнала на выходе.

1.3.10.    Система «ведущий — ведомый»

Система двух бистабильных схем, в которой одна из них, так называемая «ведомая», воспроизводит состояние на выходе другой схемы, называемой «ведущей». Передача информации с ведущей схемы на ведомую осуществляется с помощью соответствующего сигнала.

1.3.11.    Регистр

Система бистабильных схем, с помощью которой информация может записываться, храниться и воспроизводиться.

П римечание. Регистр может представлять собой часть другого запоминающего устройства и обладать заданной емкостью.

1.3.12.    Регистр сдвига

Регистр, который с помощью соответствующего сигнала управления может передавать информацию в заданном порядке между последовательно расположенными бистабильными схемами.

1.3.13.    Счетчик

Последовательная схема для хранения чисел, позволяющая увеличивать или уменьшать их на постоянное значение, включая единицу.

1.3.14.    Цифровая декодирующая интегральная схема

Система логических элементов (или эквивалентная схема), которая избирает одно или несколько выходных каналов в зависимости от комбинации сигналов на входе.

1.3.15.    Программируемая логическая матрица

Интегральная схема, состоящая из матрицы комбинаторных логических элементов (схем) с фиксированным межсоединением, в который после изготовления могут быть произведены соединения или разрывы с целью выполнения особых логических функций.

Примечание. Программируемая логическая матрица представляет обычно большой набор логических элементов «И», запускающих несколько элементов «ИЛИ».

ГОСТ 29107-91 С. 7

1.4. Термины, относящиеся к предельно допустимым значениям параметров и характеристикам

1.4.1.    Пороговое напряжение (на входе)

Уровень входного напряжения, при прохождении которого изменяется логическое состояние на выходе.

Примечание. Термин «гистерезис», часто используемый в формах ТУ, представляет собой разность между пороговыми напряжениями при положительном и отрицательном переходах.

I7tvs = 1гг+ ^IT-

ИЛИ

I7tvs = Г|тр—К|ты-

1.4.1.1.    Пороговое напряжение (на входе) при положительном переходе FIT+, FITP

Входное пороговое напряжение при возрастании входного напряжения.

Примечание. См. примечание к подпункту 1.4.1.

1.4.1.2.    Пороговое напряжение (на входе) при отрицательном переходе FIT_, FITN

Входное пороговое напряжение при снижении входного напряжения.

Примечание. См. примечание к и. 1.4.1.

1.4.2.    Коэффициент нагрузки по входу (цифровой биполярной схемы)

Коэффициент, выражающий отношение входного тока на заданном выводе входа цифровой схемы к входному току конкретной схемы, взятой в качестве контрольной нагрузки.

Примечание. Контрольную нагрузку рекомендуется выбирать таким образом, чтобы коэффициент нагрузки по входу был целым числом.

1.4.3.    Нагрузочная способность по выходу (цифровой биполярной схемы)

Коэффициент, выражающий отношение максимального выходного тока на заданном выводе выхода цифровой схемы к входному току конкретной схемы, взятой в качестве контрольной нагрузки.

Примечание. Контрольную нагрузку рекомендуется выбирать таким образом, чтобы нагрузочная способность по выходу выражалась целым числом.

1.4.4.    Время установления

Интервал времени между подачей сигнала, который поддерживается на заданном выводе входа, и последующим активным переходом на другом заданном выводе входа.

Примечания:

1.    Время установления измеряется между моментами, когда два сигнала достигают заданных значений в зоне перехода между двумя уровнями сигнала.

2.    Время установления — это время между подачей двух сигналов; оно может быть недостаточным для получения желаемого результата. Учитывается минимальное значение, т. е. самый короткий интервал, при котором гарантируется правильная работа цифровой схемы.

3.    Время установления может иметь отрицательное значение, в этом случае минимальный предел определяет самый длинный интервал (между моментом активного перехода и моментом подачи другого сигнала), при котором гарантируется правильная работа цифровой схемы.

1.4.5.    Время удержания

Интервал времени, в течение которого сигнал удерживается на заданном выводе входа после активного перехода на другом заданном выводе входа.

Примечания:

1.    Время удержания измеряется между моментами, когда величины двух сигналов достигают заданных значений в зоне перехода между двумя уровнями сигнала.

2.    Время удержания — это время между подачей двух сигналов; оно может оказаться недостаточным для получения желаемого результата. Указывается минимальное значение, т. е. самый короткий интервал, при котором гарантируется правильная работа цифровой схемы.

3.    Время удержания может иметь отрицательное значение; в этом случае минимальный предел определяет самый длинный интервал (между моментом активного перехода и моментом подачи другого сигнала), при котором гарантируется правильная работа цифровой схемы.

1.4.6.    Время обращения

Интервал времени между окончанием одного входного импульса и началом следующего входного импульса, поданный на один и тот же вывод входа.

Примечания:

1.    Время обращения измеряется между моментами, когда сигнал на входе достигает заданных значений в зоне перехода между двумя уровнями сигнала.

2.    Время обращения — это время между двумя импульсами; оно может быть недостаточным для их распознавания. Указывается минимальное значение, т. е. самый короткий интервал, при котором гарантируется правильная работа цифровой схемы.

1.4.7.    Время задержки переключения схемы из состояния высокого уровня в состояние низкого уровня (и наоборот)

Интервал времени между заданными контрольными точками на входном и выходном импульсах при переключении выхода в состояние низкого (высокого) уровня и при использовании определенных типовых устройств в качестве схем управления и нагрузки.

Примечания:

1.    В некоторых случаях с целью испытания схемы управления и нагрузки могут быть заменены эквивалентными схемами, которые должны быть оговорены.

2.    В качестве заданного контрольного уровня следует брать среднее значение между верхним пределом диапазона значений низкого уровня на входе и нижним пределом диапазона значений высокого уровня на входе.

1.4.8.    Время перехода схемы из состояния высокого уровня в состояние низкого уровня (и

наоборот)

Интервал времени между заданными контрольными точками по фронту выходного импульса при переходе выхода в состояние низкого (высокого) уровня и при подаче заданного входного сигнала через определенную цепь и подключении к выходу другой заданной цепи нагрузки.

1.4.9.    Время разрешения

Интервал времени между заданной точкой на переходной характеристике сигнала разрешения и заданной точкой на характеристике выходного сигнала, означающий начало предусмотренной операции.

1.4.10.    Время запрещения

Интервал времени между заданной точкой на переходной характеристике сигнала запрещения и заданной точкой на характеристике выходного сигнала, означающий окончание выполняемой операции.

1.4.11.    Время разрешения на выходе (для выхода с тремя состояниями)

Интервал времени между заданными контрольными точками на характеристиках входного и выходного напряжения при переходе выхода с тремя состояниями от состояния высокого полного сопротивления (схема выключена) к одному из определенных активных уровней (высокому или низкому).

1.4.12.    Время запрещения на выходе (для выхода с тремя состояниями)

Интервал времени между заданными контрольными точками на характеристиках входного и выходного напряжений при переходе выхода с тремя состояниями от одного из определенных активных уровней (высокого или низкого) к состоянию высокого полного сопротивления.

1.4.13.    Длительность (ширина) импульса

Интервал времени между заданными контрольными точками по фронтам импульса.

1.4.14.    Время сохранения

Интервал времени, в течение которого выходной сигнал является достоверным или в течение которого входной сигнал должен оставаться достоверным.

1.4.15.    Время сохранения информации на выходе

Интервал времени, в течение которого сохраняется достоверная информация на выходе после изменения условий на входе, которые могут вызвать в конце данного интервала изменение информации на выходе.

1.4.16.    Эквивалентная входная (выходная) емкость (двоичной схемы)

Емкость дискретного конденсатора, которая вызывает такое же изменение цифрового сигнала, что и емкостный компонент входного (выходного) полного сопротивления двоичной схемы.

2. Примеры


2.1.    Эквивалентные комбинаторные схемы

2.1.1.    Типы элементарных комбинированных схем и их функциональные таблицы, а) Схема L-И, Н-ИЛИ


Входы    Выход


АВС............................................................... Q

LLL. . . L.......................................................... L

Все сочетания сН..................................................... Н


Ь) Схема L-И-НЕ, Н-ИЛИ-НЕ


Входы    Выход


АВС............................................................... Q

LLL. . . L.......................................................... Н

Все сочетания сН ..................................................... L


с) Схема Н-И, L-ИЛИ


Входы    Выход


АВС............................................................... Q

ННН...Н........................................................ Н

Все сочетания с L..................................................... L


d) Схема Н-И-НЕ, L-ИЛИ-НЕ


Входы    Выход


АВС............................................................... Q

ННН...Н........................................................ L

Все сочетания cL..................................................... Н


е) Двоичный инвертор


Вход    Выход

L................................................................... Н

Н.................................................................. L


2.1.2. Выполнение логических операций элементарными комбинаторными схемами (для двух возможных обозначений L- и Н-сигналов через двоичные значения 0 и 1 булевой алгебры)


Схема


Обозначение


Тип


Название


L- 1    L-0

Н = 0    Н = 1


а    L-И, Н-ИЛИ

Ь    L-И—НЕ, Н-ИЛИ-НЕ

с    L-ИЛИ, Н-И

d    L-ИЛИ—НЕ, Н-И-НЕ


И

И-НЕ

ИЛИ

ИЛИ-НЕ


ИЛИ

ИЛИ-НЕ

И

И-НЕ


2.2. Принцип описания бистабильных и подобных или последовательностных цифровых схем, показанный на примерах с применением буквенных обозначений

Приводятся два различных способа представления функциональных (последовательностных) матриц.


2.2.1.    Вводная часть

2.2.1.1.    Если поданный на вывод входа сигнал активен на Н-уровне или в момент перехода от L-уровня к Н-уровню, то этот вход обозначается буквой без надстрочной черты.

Примеры: R, S, J . . .

Если поданный на вывод входа сигнал активен на L-уровне (т.е. НЕ НА Н-УРОВНЕ) или он активен в момент перехода от Н-уровня к L-уровню (т. е. НЕ ВО ВРЕМЯ ПЕРЕХОДА ОТ L-УРОВНЯ К Н - У РО В Н Ю)^то^этот вход обозначается буквой с надстрочной чертой.

Примеры: R, S, J.

В том случае, если схема имеет как импульсный, так и потенциальный входы, во избежание противоречий предпочтение при обозначении следует отдавать импульсному входу.

2.2.1.2.    Выводы выхода бистабильной схемы обозначаются буквами Q и Q*, причем Q принят в качестве контрольного вывода выхода.

2.2.1.3.    В двух стабильных состояниях уровня на выводах Q и Q* бистабильной схемы обычно являются взаимодополняющими.

Псевдостабильное состояние на выходе обозначается буквами Н или L или сочетанием этих букв, проставляемых в скобках после букв RS.

Если при псевдостабильном состоянии на выходе уровни сигнала на выводах Q и Q* являются взаимодополняющими, в обозначении используются обе буквы Н и L, причем первая из них обозначает уровень сигнала на выходе Q.

Если при псевдостабильном состоянии на выходе уровня сигнала на выводах Q и Q* идентичны, для их обозначения используется только одна буква.

Примеры: RS(H), RS(L), RS(HL), RS(LH).

Скобки и буквы, заключенные в них, могут быть опущены, если в них нет необходимости.

2.2.1.4.    Все прочие типы схем RS, RGSG, JK, JTKT и т. д. могут быть описаны аналогично приводимым ниже примерам.

2.2.2. Схемы

2.2.2.1. RS(L) схема

Схема с двумя потенциальными входами R и S. Сигнал на любом входе может быть активным только в состоянии высокого уровня (Н-уровня).

Состояние на входе (R, S) = (L, Н) вызывает на входе состояние (Q, Q*) = (Н, L). Переход сигнала на входе S к низкому уровню (L-уровню) не оказывает влияния на состояние на выходе схемы.

Состояние на входе (R, S) = (Н, L) вызывает на выходе состояние (Q, Q*) = (L, Н). Переход сигнала на входе R к низкому уровню (L-уровню) не оказывает влияния на состояние на выходе схемы.

Состояние на входе (R, S) = (Н, Н) вызывает псевдостабильное состояние на выходе (Q, Q*) = = (L, L). Одновременный переход сигналов на обоих входах от высокого уровня (Н-уровня) к низкому уровню (L-уровню) вызывает непредвиденное стабильное состояние на выходе схемы.

Временная диаграмма

Черт. 1

Примечание. В некоторых случаях состояние на входе (R, S) = (Н, Н) недопустимо по техническим причинам.

Функциональные (последовательностные) матрицы

R

L

н

S

L

Н

L

Ц

а*

®

©

3

2

Н

L

©

7

3

©

L

Н

?

;

©

2

L

L

2.2.2.2. R S (Н)-схема    _    _

Схема с двумя потенциальными входами R и S. Сигнал на любом входе может быть активным только в состоянии низкого уровня (L-уровня).


Состояние на входе (R, S) = (Н, L) вызывает на выходе состояние (Q, Q*) = (Н, L). Переход сигнала на входе S к высокому уровню (Н-уровню) не оказывает влияния на состояние схемы.

Состояние на входе (R, S) = (L, Н) вызывает состояние на выходе (Q, Q*) = (L, Н). Переход сигнала на входе к высокому_уровню (Н-уровню) не оказывает влияния на состояние схемы.

Состояние на входе (R, S) = (L, L) вызывает псевдостабильное состояние на выходе (Q, Q*) = = (Н, Н). Одновременный переход сигналов на обоих входах от низкого уровня (L-уровня) к высокому уровню (Н-уровню) вызывает непредвиденное стабильное состояние на выходе схемы.


Примечание. В некоторых случаях состояние на входе (R, S) = (L, L) недопустимо по техническим причинам.


Временная диаграмма


Функциональные (последовательностные) матрицы

R

L

н

R

L

н

S

L

н

L

Q

Q*

S

L

Н

L

а

о*

3

2

©

©

Н

L

н

L

3

©

©

7

L

Н

L

Н

©

2

?

7

Н

Н

• 9

н

н



-1_I—1_Г

1_П_Г"1_ГП_

J-1_П_I—



о


Черт. 2


2.2.2.3. Т-схема

Схема с одним импульсным входом Т.

Переход сигнала на входе от низкого уровня (L-уровня) к высокому уровню (Н-уровню) вызывает изменение состояния на выходе схемы.

Переход сигнала на входе от высокого уровня (Н-уровня) к низкому уровню (L-уровню) не оказывает влияния на состояние на выходе схемы.


Функциональные (последовательностные) матрицы


т

L

н

3

а*

О

2

1

н

3

0

И

L

0

h

н

L

1

©

L

Н



Временная диаграмма


Черт. 3


2.2.2.4. Т-схема    _

Схема с одним импульсным входом Т.

При переходе подаваемого на вход Т сигнала от высокого уровня (Н-уровня) к низкому уровню (L-уровню) происходит изменение состояния на выходе схемы.

Переход входного сигнала от низкого уровня (L-уровня) к высокому уровню (Н-уровню) не оказывает влияния на состояние на выходе схемы.


т

L

н

3

а*

2

©

L

н

©

3

Н

L

Ч

©

И

L

©

1

L

н


Функциональные (последовательностные) матрицы    Временная    диаграмма


2.2.2.5. Т0-схема (общее определение)

Схема с одним импульсным входом Т и одним потенциальным входом G.

Если на вход G подан сигнал высокого уровня (Н-уровня), схема функционирует как Т-схема.

Если на вход G подан сигнал низкого уровня (L-уровня), сигнал на входе Т не оказывает влияния на состояние на выходе схемы.

Одновременный переход сигналов на обоих входах от низкого уровня (L-уровня) к высокому уровню (Н-уровню) на входе Т и любой переход как от низкого уровня к высокому, так и наоборот на входе G вызывает непредвиденное состояние на выходе схемы.

Функциональные (последовательностные) матрицы    Временная    диаграмма


Б

L

н

Т

L

Н

L

Q

а*

©

3

О

2

L

н

/

О

ч

©

L

н

7

©

©

2

L

н

6

©

©

5

Н

L

6

9

3

©

Н

L

©

ч

3

И

L


Б

L

н

Т

L

1/

L

а

Q*

В

г

9

.

L

Н

*

9

L

Н

А

L

н

►>>'V

*

Н

L

Г'

о

ж

Н

L

Ш

i

0

А

Н

L



<7+_ГН_I-1_Г

1_1-1_Г"I


Черт. 5


Временная диаграмма для общего случая Те-схемы (продолжение)


Функциональные (последовательностные) матрицы Т^-схемы с задержкой по входу Т по отношению ко входу G

Б

н

L/H

Б

К

3

L/H

Т

н

L

а

Q*

Т

н

L

a

Q*

2

3

©

L

]

.

ip

~T

H

©

©

7

L

Н

ж

it

«

~L~

H

©

©

Ч

Н

L

шш

h

L

T

L

3

2

®

Н

L

3

3

1

|

H

L


Функциональные (последовательностные) матрицы Т^-схемы с задержкой по входу G по отношению ко входу Т

Б

L

w

H

Б

L

L/H

H

T

L

H

L

<7

Q*

T

L

H

L

Q

a*

®

©

2

L

H

L

H

7

3

©

L

H

L

H

®

©

4

H

L

H

L

J

7

©

H

L

H

L


Черт. 6


2.2.2.6. JK-схема (с импульсными входами)

Схема с двумя импульсными входами J и К, которые активны в момент перехода от низкого уровня (L-уровня) к высокому уровню (Н-уровню).

При переходе подаваемого на вход К сигнала от низкого уровня (L-уровня) к высокому (Н-уровню) на выходе схемы устанавливается состояние (Q, Q*) = (Н, L). Переход сигнала на входе Q к низкому уровню (L-уровню) не оказывает влияния на состояние на выходе схемы.

При переходе подаваемого на вход J сигнала от низкого уровня (L-уровня) к высокому



(Н-уровню) на выходе схемы устанавливается состояние (Q, Q*) = (L, Н). Переход сигнала на входе к низкому уровню (L-уровню) не оказывает влияния на состояние на выходе схемы.

Одновременный переход сигналов на обоих входах от низкого (L-уровня) к высокому уровню (Н-уровню) изменяет состояние на выходе схемы. Переход любого или обоих входных сигналов к низкому уровню (L-уровню) не оказывает влияния на состояние на выходе схемы.


к

L

Н

J

L

н

L

В

а*

®

4

3

©

L

н

;

©

©

7

L

н

4

4

©

®

ТУ

L

©

©

2

/

Н

L


Функциональные (последовательностные) матрицы    Временная    диаграмма

Черт. 7


2.22.1. J К-схемы (с импульсными входами)

Описание аналогично приведенному в п. 2.2.2.6, но входы активны в момент перехода от высокого уровня (Н-уровня) к низкому (L-уровню).

2.2.2.8. DG-cxeMa

Схема с двумя потенциальными входами D и G.

Пока на вход G подается сигнал высокого уровня (Н-уровня), на контрольном входе Q возникает сигнал того же уровня, что и на входе D.

При переходе сигнала на входе G от высокого уровня (Н-уровня) к низкому (L-уровню) состояние на выходе схемы не изменяется. Пока на вход G подается сигнал низкого уровня (L-уровня), сигнал на входе D не оказывает влияния на состояние на выходе схемы.

Одновременный переход сигналов на обоих входах (от высокого уровня (Н-уровня) к низкому (L-уровню) на входе G и любой переход как от высокого уровня к низкому, так и наоборот на входе D) вызывает непредвиденное состояние на выходе схемы.


Функциональные (последовательностные) матрицы    Временная    диаграмма

(данные матрицы справедливы только для случая, когда вход D имеет задержку по отношению ко входу G)


Б

L

Н

в

L/H

н

L

В

В*

©

2

©

L

Н

©

©

7

Н

L


Б

L

Н

В

Ш

н

L

В

В*

L

Н

Н

L



ги-игл_г

Т_П_Гии—L


Черт. 8


2.2.2.9. DG-cxeMa

Схема с двумя потенциальными входами D и G.

Пока на вход G подается сигнал низкого уровня (L-уровня), на контрольном выходе Q возникает сигнал того же уровня, что и_на входе D.

При переходе сигнала на входе G от низкого уровня (L-уровня) к высокому (Н-уровню) состояние на выходе схемы не изменяется.

Пока на вход G подается сигнал высокого уровня (Н-уровня), сигнал на входе D не влияет на состояние схемы.

Одновременный переход сигналов на обоих входах (на входе G от низкого уровня (L-уровня) к высокому (Н-уровню); на входе D как от низкого уровня к высокому, так и наоборот) вызывает непредвиденное состояние на выходе схемы.


Временная диаграмма

Функциональные (последовательностные) матрицы (данные матрицы справедливы только в тех случаях^ когда вход D имеет задержку по отношению ко входу G)

Б

L

Н

Б

L

н

Б

L

Н

L/H

Я

Q*

Л

L

н

Ф

Я

а*

©

2

©

L

Н

Ж

\т\

ЛХЧ

vv\

L

н

7

©

©

Н

L

1

Н

L

_1-1_гп_п_п__

_TU-LTUT_I-

Черт. 9

2.2.2.10. D-p-схема

Схема с одним потенциальным входом D и одним импульсным входом Т.

При переходе сигнала на входе Т от низкого уровня (L-уровня) к высокому (Н-уровню) на контрольном выходе Q появляется сигнал того же уровня, что и сигнал на входе D.

При переходе сигнала на входе Т от высокого уровня (Н-уровня) к низкому (L-уровню) состояние на выходе схемы не изменяется.

Пока на входе Т сохраняется сигнал низкого (L-уровня) или высокого уровня (Н-уровня), сигнал на входе D не оказывает влияния на состояние схемы.

Функциональные (последовательностные) матрицы    Временная    диаграмма

(данные матрицы справедливы только в том случае, если вход D имеет задержку по отношению ко входу Т)

Т

L

н

Л

1

Н

ф

Б

д*

L

Н

L

Н

Н

L

Н

L


Т

L

Н

В

L

Н

L/H

Q

R*

©

2

©

L

Н

7

©

3

L

Н

4

©

©

Н

L

©

J

1

Н

L



а _I I

_


Черт. 10

2.2.2.11. Dj-схема    _

Схема с одним потенциальным входом D и одним импульсным входом Т.

При переходе сигнала на входе Т от высокого уровня (Н-уровня) к низкому (L-уровню) на контрольном выходе Q появляется сигнал того же уровня, что и сигнал на входе D.

При переходе сигнала на входе Т от низкого уровня (L-уровня) к высокому (Н-уровню) состояние на выходе_схемы не изменяется.

Пока на входе Т сохраняется сигнал низкого уровня (L-уровня) или сигнал высокого уровня (Н-уровня), сигнал на входе D не оказывает влияния на состояние схемы.

Функциональные (последовательностные) матрицы    Временная    диаграмма


(данные матрицы справедливы только в том случае, если вход D имеет задержку по отношению ко входу Т)

Т

L

Н

В

L/H

Н

L

а

0*

©

2

©

L

Н

3

©

7

L

Н

©

©

4

Н

L

7

3

©

Н

L

ГОСТ 29107-91 С. 15

2.2.2.12. RoSG(L)-cxeMa

Схема с тремя потенциальными входами R, S и G, для которых активным является высокий уровень (Н-уровень).

Пока на вход G подается сигнал высокого уровня (Н-уровня), схема работает как RS(L)-cxeMa. При переходе сигнала на входе G от высокого уровня (Н-уровня) к низкому (L-уровню) состояние на выходе схемы не изменяется при условии, что оно не является псевдостабильным.

При псевдостабильном состоянии на выходе схемы, т. к. при (Q, Q*) = (L, L) переход сигнала на входе G от высокого уровня (Н-уровня) к низкому (L-уровню) создает непредвиденное состояние на выходе схемы.

Пока на вход G подается сигнал низкого уровня (L-уровня), сигналы на входах R и S не оказывают влияния на состояние схемы.

£

L

н

R

L

н

L

S

L

н

L

Н

L

R

Q*

©

2

2

©

©

5

4

©

L

Н

7

©

©

7

7

5

4

7

L

н

4

4

©

©

7

5

4

7

Н

L

©

©

3

3

7

5

©

©

Н

L

7

7

7

7

7

©

4

9

L

L




Черт. 12


Функциональные (последовательностные) матрицы    Временная диаграмма

2.2.2.13.    RoSg(L), RgSg(H) и Rg Sg (Н)-схемы

Описания этих схем аналогичны описанию, приведенному в п. 2.2.2.12.

2.2.2.14.    1тКт-схема

Схема с двумя потенциальными входами J и К и одним импульсным входом Т.

При переходе сигнала на входе Т от низкого уровня (L-уровня) к высокому (Н-уровню) состояние на выходе схемы, соответствующее уровням сигналов на входах J и К, создает следующие состояния на выходе схемы:

-    для состояния на входе (J, К) = (L, Н) — состояние на выходе (Q, Q*) = (L, Н);

-    для состояния на входе (J, К) = (Н, L) — состояние на выходе (Q, Q*) = (Н, L);

-    для состояния на входе (J, К) = (Н, Н) — состояние на выходе изменяется;

-    для состояния на входе (J, К) = (L, L)— состояние на выходе остается без изменения. Переход сигнала на входе Т от высокого уровня (Н-уровня) к низкому уровню (L-уровню) не

оказывает влияния на состояние схемы. Если на вход Т подается сигнал высокого (Н-уровня) или низкого уровня (L-уровня), сигналы на входах J и К не влияют на состояние схемы.

ГОСТ 29107-91

Введение

Настоящий стандарт подготовлен Техническим комитетом МЭК№ 47 «Полупроводниковые приборы».

Публикация МЭК 748-2 представляет собой вторую часть общего стандарта на интегральные схемы (Публикация МЭК 748).

В дополнение к общим требованиям Публикации МЭК 747-1 и МЭК 748-1, в настоящем стандарте содержатся все сведения по цифровым интегральным схемам.

На совещании, состоявшемся в Лондоне в сентябре 1982 г., Технический комитет МЭК № 47 одобрил переиздание Публикаций МЭК 147 и МЭК 148 на основе нового принципа в зависимости от вида рассматриваемого прибора. Поскольку все части, составляющие настоящий стандарт, были ранее утверждены для издания согласно Правилу шести или двух месяцев, новое голосование было признано нецелесообразным.

Сведения относительно интегральных схем, содержавшиеся в Публикациях МЭК 147 и МЭК 148, включены в Публикации МЭК 747-1 и МЭК 748.

Сведения относительно механических и климатических испытаний, содержавшиеся ранее в Публикациях МЭК 147-5 и МЭК 147-5А, включены в Публикацию МЭК 749.

Соответствие данного стандарта современному уровню техники будет обеспечиваться путем пересмотра и дополнения его, по мере дальнейшей работы Технического комитета МЭК № 47, с учетом последних достижений в области интегральных схем.

Настоящий стандарт полностью аннулирует Публикации МЭК 147-1 и МЭК 147-2.

Таблица соответствия новых и прежних пунктов

Номер нового пункта

Номер прежнего пункта

Документ или Публикация

Глава II 1.1

1

147-0D, VI, А

1.1.1

1.1

147-ОЕ, VI, А

1.1.2

1.2

147-0D, VI, А

1.1.3

1.3

147-0D, VI, А

1.1.4

1.4

147-0D, VI, А

1.1.5

1.9

147-0D, VI, А

1.1.6

1.39

147-0F, VI, А

1.2.1

1.7

147-0D, VI, А

1.2.2

1.8

147-0D, VI, А

1.2.3

1.13

147-0D, VI, А

1.2.4

1.14

147-0D, VI, А

1.2.5

1.17

147-0D, VI, А

1.2.6

1.18

147-0D, VI, А

1.2.7

1.19

147-0D, VI, А

1.2.8

1.20

147-0D, VI, А

1.2.9

1.21

147-0D, VI, А

1.2.10

1.22

147-0D, VI, А

1.2.11

1.27

147-0D, VI, А

1.2.12

1.32

147-ОЕ, VI, А

1.2.13

1

47(ЦБ) 794

1.2.14

2

47(ЦБ) 794

1.2.15

3

47(ЦБ) 794

1.2.16

4

47(ЦБ) 794

1.2.17

5

47(ЦБ) 794

1.2.18

6

47(ЦБ) 794

1.2.19

8

47(ЦБ) 794

1.2.20

9

47(ЦБ) 794

1.2.21

10

47(ЦБ) 794

1.2.22

11

47(ЦБ) 794

1.3.1

1.5

147-0D, VI, А

1.3.2

1.6

147-0D, VI, А

1.3.3

1.10

147-0D, VI, А

1.3.4

1.11

147-0D, VI, А

III

т

L

И

к

L

Н

L/H

J

L

Н

L

Ф

Q

а*

©

2

2

©

©

L

н

7

©

©

/

и

L

н

4

k

©

©

1

Н

L

©

©

3

3

©

Н

L

Примечание. Определения других типов JjK-j-схем находятся на рассмотрении.

Функциональные (последовательностные) матрицы    Временная    диаграмма

(данные матрицы справедливы только в тех случаях, когда входы J и К имеют задержку по отношению ко входу Т)

Черт. 13


2.2.2.15.    J | Ы|. ,)|Ы| и ,1| Кт-схемы

Описания_этих схем аналогичны описанию, приведенному в п. 2.2.2.14.

2.2.2.16.    R S (H)Jf Kj-схема

R5 JK Т


RS ЗК Т

—Л-- ,-Л

S

L

Н

Н

Н

R

L

н

L

Н

Н

Т

X

Н

L

и

X

н

L

X

к

X

L

Н

L

X

Q

£?*

3

4

©

2

2

©

©

©

L

И

3

4

7

®

7

7

4

L

н

©

4

7

О

*?

0

9

Н

н

3

©

7

©

5

5

©

©

Н

L

3

4

7

4

®

©

4

1

И

L



3. Терминология для интегральных схем и запоминающих устройств (ЗУ)


Функциональные (последовательностные) матрицы

3.1.    Общие термины

3.1.1.    Ячейки памяти (или элемент памяти)

Наименьшая секция ЗУ, в которую вводится или может вводиться элемент информации, в которой данная информация хранится или может храниться и из которой она может быть считана.

3.1.2.    Запоминающее устройство

Интегральная схема, состоящая из ячеек памяти (элементов памяти) и обычно включающая в себя соединенные с нею схемы, выполняющие функции выборки адреса, усиления и т. д.

3.1.3.    Зона хранения информации

Секция ЗУ, состоящая из одной или нескольких ячеек памяти и являющаяся наименьшей частью ЗУ, из которой может производиться выборка.

Примечание. Содержание зоны хранения информации обычно называют «слово».

3.1.4.    Адрес

Набор битов, которыми определяется определенная зона хранения информации или соответствующие электрические сигналы, подаваемые на входы для выборки определенной зоны хранения.

3.1.5.    Разрушающее считывание

Процесс считывания, при котором содержащаяся в зоне хранения информация не сохраняется.

IV


Номер нового пункта


Номер прежнего пункта


1.3.5

1.3.6


1.3.6.1-1.3.6.3

1.3.7

1.3.8

1.3.9

1.3.10

1.3.11

1.3.12

1.3.13

1.3.14

1.3.15

1.4.1

1.4.2

1.4.3

1.4.4


1.4.5—1.4.8 1.4.9-1.4.15

1.4.16 2.1

2.2.1- 2.2.2.15

2.2.2.16

3.1.1

3.1.2

3.1.3

3.1.4

3.1.5

3.1.6

3.1.7

3.2.1

3.2.2

3.2.3

3.3.1- 3.3.6

3.3.7

3.3.8

3.4.1

3.4.2

3.4.3

3.4.4

3.4.5

3.4.6

3.4.7 3.5 4.1

5

6

7.1- 7.6

7.7

Глава III Р а з д е л I

1-14,

за исключением 5.1.1 Приложение


1.12

1.23


1.24

1.25

1.26 1.28

1.29

1.30

1.31 7


1.15

1.16

1.33


1.34-1.37

1.38

2.1

2.2-2.2.2.15

2.2.2.16

1.1

1.2

1.3

1.4

1.5 1

2.1

2.2 2.3 2.1—2.6

2.7

2.8

3.1

3.2

3.3

3.4

3.5

3.6

4

1.40

Новый


1-14

Приложение


Продолжение


Документ или Публикация


147-0D, VI, А

147-0D, VI, А + 147-ОЕ, VI, А

47(ЦБ) 945 147-0D, VI, А 147-0D, VI, А 147-0D, VI, А 147-ОЕ, VI, А 147-ОЕ, VI, А 147-ОЕ, VI, А 147-ОЕ, VI, А 47(ЦБ) 794 47(ЦБ) 945 47(ЦБ) 944 147-0D, VI, А 147-0D, VI, А

J 147-ОЕ, VI, А

| + 47(ЦБ) 795

147-ОЕ, VI, А 47(ЦБ) 875 147-0F, VI, А 147-0D, VI, А 147-0D, VI, А 147-ОЕ, VI, А 147-ОЕ, VI, D 147-ОЕ, VI, D 147-0F, VI, D 147-0F, VI, D 147-0F, VI, D 47(ЦБ) 792 47(ЦБ) 945 47(ЦБ) 792 47(ЦБ) 792 47(ЦБ) 792 147-ОЕ, VI, D 147-0F, VI, D 147-0F, VI, D 147-0F, VI, D 147-0F, VI, D 147-ОЕ, VI, D 147-0F, VI, D 147-0F, VI, D 147-0F, VI, D 47(ЦБ) 876 147-0F, VI, D 147-0F, VI, D 47(ЦБ) 874

47(ЦБ) 793 47(ЦБ) 877


147-ID, VI, первый 47А(ЦБ) 121 147-ID, VI, первый


Продолжение

Номер нового пункта

Номер прежнего пункта

Документ или Публикация

Глава III РазделП

А:

1—7.2.1

1—7.2.1

147-ID, VI, второй

7.2.2

7.2.2

47А(ЦБ) 104

7.3-12

В:

7.3-12

147-ID, VI, второй

1-13

47А(ЦБ) 122

Глава III Р а з д е л III

1-8

1-8

147-ID, VI, третий

Глава IV Р а з д е л I

1

1.1

147-2L, VI, первый

2.1.1—2.1.7

1.1.1-1.1.7

147-2L, VI, первый

2.2.1

1.2.1

147-2L, VI, первый

2.2.2

1.2.2

147-2L, VI, первый

2.3

Новый

3

147-2L, содержание Приложение II

Глава IV Раздел II

1-4

1-4

47А(ЦБ) 105

5

47А(ЦБ) 120 + 146

Глава IV Раздел III

1-4.4

1-4.4

147-2L, VI, второй

4.5

47А(ЦБ) 141

4.6

47А(ЦБ) 123

5

5

147-2L, VI, второй

Глава V Р а з д е л I

1

Ссылка на 748—1, III, третий, 2

2

5

(147-4, II, второй, и. 4)

Таблица I

Таблица III

147-4, II, второй 147-4, II, второй

V

МЕЖГОСУДАРСТВЕННЫЙ СТАНДАРТ

Приборы полупроводниковые

ГОСТ

29107-91

(МЭК 748-2-85)

МИКРОСХЕМЫ ИНТЕГРАЛЬНЫЕ

Часть 2

Цифровые интегральные схемы

Semiconductor devices. Integrated circuits Part 2. Digital integrated circuits

МКС 31.200 ОКСТУ 6230

Дата введения 01.07.92

Г л а в а I. ОБЩИЕ ПОЛОЖЕНИЯ

1.    Введение

Настоящим стандартом следует пользоваться совместно с МЭК 747-1* и ГОСТ 29106 (МЭК 748-1), в котором приводятся все основополагающие данные:

-    терминология;

-    буквенные обозначения;

-    основные предельно допустимые значения параметров и характеристики;

-    методы измерений;

-    приемка и надежность.

2.    Область применения

Настоящий стандарт применяется для разработки технических условий на интегральные микросхемы, в том числе подлежащие сертификации.

Стандарт устанавливает требования для следующих классов и подклассов приборов:

-    комбинаторные и последовательностные цифровые схемы;

-    интегральные схемы запоминающих устройств;

-    интегральные схемы микропроцессоров;

-    приборы с переносом заряда.

Г л а в а II. ТЕРМИНОЛОГИЯ И ОБОЗНАЧЕНИЯ

1. Терминология для комбинаторных и последовательностных интегральных схем

1.1. Общие термины

Пояснительное примечание. Сигнал представляет собой физическое воплощение информации. Цифровой сигнал является зависимым от времени свойством или изменением физической величины, характеризующейся конечным числом неперекрывающихся диапазонов значений. Цифровой сигнал может быть использован для передачи или обработки информации. Учитывая существующую практику, ниже

*До прямого применения стандарта МЭК в качестве государственного стандарта рассылку данного стандарта МЭК на русском языке осуществляет ВНИИ «Электронстандарт».

Издание официальное    Перепечатка    воспрещена

© Издательство стандартов, 1992 © ИПК Издательство стандартов, 2004

приводятся упрощенные определения. Что касается цифровых схем, то эта терминология не вызовет двусмысленности или неправильного толкования.

1.1.1.    Цифровой сигнал

Изменение в зависимости от времени физической величины, которая характеризуется конечным числом неперекрывающихся диапазонов значений и используется для передачи или обработки информации.

Примечания:

1.    Эта физическая величина может быть напряжением, током, полным сопротивлением и т. п.

2.    Для удобства каждый диапазон значений может быть представлен одним значением, например номинальным.

1.1.2.    Двоичный сигнал

Цифровой сигнал, характеризующийся только двумя возможными диапазонами значений.

П римечание. Для удобства каждый из диапазонов должен быть представлен одним значением, например номинальным.

1.1.3.    Диапазон низкого уровня (двоичного сигнала)

Диапазон наименее положительных (наиболее отрицательных) уровней двоичного сигнала.

П римечание. Этот диапазон обозначается «L-диапазон» и любой уровень в данном диапазоне «L-уровень».

1.1.4.    Диапазон высокого уровня (двоичного сигнала)

Диапазон наиболее положительных (наименее отрицательных) уровней двоичного сигнала.

П римечание. Этот диапазон обозначается «Н-диапазон», а любой уровень в данном диапазоне — «Н-уровень».

1.1.5.    Вывод входа

Вывод, с помощью которого поданный на схему сигнал может изменить состояние на выходе схемы:

-    либо непосредственно,

-    либо косвенно, путем изменения реакции схемы на действие сигналов, поданных на другие выводы.

1.1.6.    Выход с тремя состояниями

Выход двоичной схемы, которая является источником тока с относительно низким полным сопротивлением или элементом, поглощающим ток высокого и низкого уровней, на котором, кроме того, при определенных условиях на входе устанавливается состояние высокого полного сопротивления, близкое к состоянию разомкнутой цепи.

Примечание. В функциональных таблицах и функциональных матрицах состояние высокого полного сопротивления следует обозначать буквой Z.

1.2. Термины, относящиеся к функциям схем

1.2.1.    Состояние на входе (двоичной схемы)

Сочетание L- и Н-уровней на выводах входа в данный момент времени.

1.2.2.    Состояние на выходе (двоичной схемы)

Сочетание L- и Н-уровней на выводах выхода схемы в данный момент времени.

Примечание. В тех случаях, когда возможность неоднозначного толкования исключается, состояние на выходе может быть представлено сигналом L- или Н-уровнем на определенном выходе схемы (контрольном выходе).

1.2.3.    Функциональная таблица

Форма представления необходимых или возможных соотношений между значениями цифровых сигналов на входах и выходах цифровой схемы. Эти значения цифровых сигналов либо непосредственно представлены в электрических величинах, либо путем указания электрической сущности обозначений (например, L и Н для двоичных схем).

В общем случае:

-    в каждой колонке указаны значения цифровых сигналов на входе или выходе цифровой схемы;

-    в каждой строке указаны комбинации значений цифровых сигналов на входе (ах) и соответствующие значения цифровых сигналов на выходе(ах);

ГОСТ 29107-91 С. 3

-    если значение цифрового сигнала на входе не определено, это следует отметить вопросительным знаком;

-    если значение цифрового сигнала на входе не оказывает никакого влияния, его следует обозначить L/H или X.

1.2.4.    Таблица истинности (соотношение между цифровыми переменными)

Выражение логического соотношения между одной или несколькими независимыми цифровыми переменными с помощью таблицы, которая для каждого возможного сочетания значений независимых переменных дает соответствующие значения зависимых переменных.

П римечание. Необходимо четкое разграничение между «функциональной таблицей» и «таблицей истинности», так как в зависимости от произвольного выбора соотношения между значениями цифровых переменных и значениями электрических величин одна и та же цифровая схема может выполнять несколько различных логических операций.

1.2.5.    Возбуждение

Состояние на входе или его изменение, которое способно:

-    вызвать изменение состояния на выходе схемы либо непосредственно, либо в сочетании с предварительно установленным состоянием готовности, либо

-    привести схемы в состояние готовности, либо

-    отменить или видоизменить уже установившееся состояние готовности.

Примечания:

1.    Однократное или многократное повторение определенного состояния возбуждения необязательно должно производить одинаковый эффект.

2.    В некоторых случаях возбуждение способно также поддерживать то состояние на выходе схемы, которое могло быть им вызвано.

1.2.6.    Активный уровень (цифрового сигнала на входе последовательностной схемы)

Уровень цифрового сигнала на входе, который способен вызвать возбуждение.

1.2.7.    Активный переход (цифрового сигнала на входе последовательностной схемы)

Переход цифрового сигнала на входе от одного уровня к другому, который способен вызвать

возбуждение.

Примечание. Активный переход может также зависеть от фронтов сигнала.

1.2.8.    Стабильное состояние на выходе (последовательностной схемы)

Состояние на выходе схемы, которое сохраняется после того, как вызвавшее его возбуждение или любое другое возбуждение, поддерживающее данное состояние, было заменено состоянием на входе, которое не является возбуждением; либо состояние на выходе схемы, которое устанавливается при отсутствии возбуждения.

П римечание. Любое кратковременное сохранение состояния на выходе схемы, обусловленное такими нежелательными явлениями, как емкость, время хранения и время распространения сигнала и т. д., не учитывается.

1.2.9.    Псевдостабильное состояние на выходе (последовательностной схемы)

Состояние на выходе схемы, которое не сохраняется после того, как вызвавшее его возбуждение или любое другое возбуждение, подтверждающее данное состояние, было заменено состоянием на входе, которое не является возбуждением.

П римечание. Любое кратковременное сохранение состояния на выходе схемы, обусловленное такими нежелательными явлениями, как емкость, время хранения и распространения сигнала и т. д., не учитывается.

1.2.10.    Метастабилыюе состояние на выходе (последовательностной схемы)

Состояние на выходе схемы, которое сохраняется только в течение ограниченного промежутка времени после подачи соответствующего возбуждения.

Примечания:

1.    Продолжительность метастабильного состояния на выходе зависит от характеристик схемы. Оно может зависеть от длительности вызвавшего его возбуждения и от воздействия повторных возбуждений.

2.    Любое кратковременное сохранение состояние на выходе, обусловленное такими нежелательными явлениями, как емкость, время хранения и распространения сигнала и т. д., не учитывается.

1.2.11.    Функциональная (последовательностная) матрица

Таблица, в которой для каждого состояния на входе приведены возможные состояния на выходе и можно непосредственно найти состояние(я) на выходе, являющееся(иеся) результатом перехода из одного состояния на каждом отдельном входе в любое другое состояние на входе.

Примечание. При необходимости наряду с функциональной (последовательностной) матрицей могут быть использованы дополнительные сведения, касающиеся временных параметров (например, время перехода для входных уровней, время задержки, продолжительность состояния на входе до достижения желаемого состояния на выходе).

1.2.12.    Предварительный вход

Вход, подачей цифрового сигнала на который можно изменить реакцию схемы на сигналы на других выводах входа, не вызывая непосредственно изменения состояния на выходе схемы.

1.2.13.    Вход сигнала разрешения

Вход, который, будучи в активном состоянии, делает возможным начало одной или нескольких определенных операций.

Примечания:

1.    Сигнал разрешения:

a)    делает возможным одну или несколько операций, пока сигнал поддерживается на заданном уровне,

либо

b)    активизирует фиксатор состояния, позволяющий продолжать операцию после прекращения подачи сигнала разрешения.

2.    «Разрешение» — это общий термин. При необходимости его можно уточнить с помощью описательных прилагательных.

1.2.14.    Вход сигнала разрешения кристалла

Вход сигнала разрешения, который в неактивном состоянии поддерживает интегральную схему в режиме холостого хода с ограниченным потреблением мощности.

1.2.15.    Вход сигнала выбора кристалла

Вход сигнала разрешения, который в неактивном состоянии запрещает всякий вход или выход информации на интегральную схему или от нее.

1.2.16.    Вход сигнала разрешения выхода

Вход сигнала разрешения, который в неактивном состоянии запрещает выход информации с интегральной схемы.

Примечание. При отсутствии сигнала разрешения выходы могут находиться в состоянии низкого уровня, в состоянии высокого уровня или в состоянии высокого полного сопротивления в зависимости от типа конкретной схемы.

1.2.17.    Вход сигнала разрешения записи

Вход, который в активном состоянии разрешает ввод информации на хранение в запоминающее устройство.

1.2.18.    Вход сигнала запрещения

Вход, который в активном состоянии запрещает выполнение одной или нескольких определенных операций.

Примечания:

1.    Это альтернативные варианты термина «вход сигнала разрешения», подчеркивающие их комплементарный или отрицательный аспект.

2.    В неактивном состоянии вход сигнала разрешения запрещает или предотвращает выполнение тех операций, которые он разрешает, будучи в активном состоянии. И, наоборот, вход сигнала запрещения в неактивном состоянии позволяет выполнять операцию(и), которой(ым) он препятствует, будучи в активном состоянии.

1.2.19.    Потенциальный вход

Вход, продолжающий сохранять активность (вызывать возбуждение) до тех пор, пока его сигнал остается на активном уровне.

1.2.20.    Импульсный вход

Вход, который активен (вызывает возбуждение) только при одном направлении перехода, или вход, вызывающий возбуждение только в том случае, если скорость перехода от одного уровня к другому достаточно велика.

ГОСТ 29107-91 С. 5

1.2.21.    Установка в заданное состояние

(ИСО) Привести счетчик в состояние, соответствующее заданному числу.

(ИСО) Установить запоминающее устройство в заданное состояние, как правило, отличное от того, которое соответствует нулю.

Примечание. В отличие от «возврата в исходное состояние».

1.2.22.    Возврат в исходное состояние

(1)    (ИСО) Привести счетчик в состояние, соответствующее начальному заданному числу.

(2)    (ИСО) Восстановить запоминающее устройство в предусмотренное исходное состояние, необязательно соответствующее нулю.

Примечание. В отличие от «установки в заданное состояние».

1.3. Типы схем

1.3.1.    Цифровая схема

Схема, предназначенная для работы с цифровыми сигналами на входе(ах) и выходе(ах).

Примечания:

1.    В данном определении понятия «входы» и «выходы» не относятся к выводам статического источника питания.

2.    Некоторые цифровые схемы, например определенные типы нестабильных схем, могут не иметь входа(ов).

1.3.2.    Двоичная схема

Цифровая схема, предназначенная для работы с двоичными сигналами.

Примечание. Пары диапазонов значений двоичных сигналов могут быть различными на разных выводах схемы.

1.3.3.    Комбинаторная (цифровая) схема

Цифровая схема, в которой каждой возможной комбинации цифровых сигналов на входах соответствует одна, и только одна, комбинация цифровых сигналов на выходах.

1.3.4.    Последовательностная (цифровая) схема

Цифровая схема, в которой, по крайней мере, одной комбинации цифровых сигналов на входах соответствует более одной комбинации цифровых сигналов на выходах.

Примечание. Комбинации сигналов на выходах определяются работой схемы в предшествующий период и зависят от внутренней памяти, времени задержки и т. д.

1.3.5.    Элементарная комбинаторная схема

Двоичная комбинаторная (цифровая) схема, имеющая только один вывод выхода, в которой сигнал на выходе принимает значение, встречающееся в функциональной таблице только один раз и только в том случае, если все значения сигналов, поданных на выводы входа, находятся в пределах Н- или L-диапазона.

Примечания:

1.    Поскольку значение сигнала на выходе (встречающееся в функциональной таблице только один раз) может находиться в пределах Н- или L-диапазона, различают четыре типа элементарных комбинаторных схем.

В зависимости от того, какие двоичные значения 0 или 1 булевой алгебры приписываются сигналам L-и Н-диапазона, с помощью четырех типов элементарных комбинаторных схем можно осуществлять следующие логические операции: И, ИЛИ, НЕ—И, НЕ—ИЛИ.

2.    Сложные комбинаторные схемы могут быть составлены из элементарных комбинаторных схем или элементарных комбинаторных и инвертирующих схем.

1.3.6.    Бистабильная схема

Последовательностная схема, которая имеет два, и только два, стабильных состояния на выходе.

Примечания:

1.    Схемы этого типа можно подразделить на виды по числу и типу псевдо- и метастабильных состояний на выходе схемы и числу соответствующих возбуждений, необходимых для перехода из одного устойчивого состояния на выходе в другое.

2.    Стабильное состояние на выходе бистабильной схемы может быть выражено значением L- или Н-уров-ня на эталонном выходе.